跳到正文

硬體與半導體

運算晶片與實體硬體工程:GPU、TPU、CPU、RISC-V、ARM 架構、半導體製造與先進製程、嵌入式系統與單板電腦。

最新精選

第 61–65 條 · 共 65 條
7月31日週四
  1. SemiAnalysis (Dylan Patel)66

    機器人自主度等級:從指令碼化到全自主的演進

    機器人自主度等級 以五層框架說明從指令碼化到全自主的演進。 - Level 0:指令碼化運動,適用於汽車、電子製造,成本高、需工廠工程。 - Level 1:智慧挑選放置,已在物流倉庫試點,成功率 99% 以上,成本每次挑選約 1.5 USD。

    推薦理由:文章以五層自主度框架,說明機器人從指令碼化到全自主的演進,為產業者提供可落地的技術路徑。

7月12日週六
  1. SemiAnalysis (Dylan Patel)65

    Meta 超級智慧計畫:重新聚焦 AI 資源與人才

    Meta 在 2025 年重新聚焦 AI 資源與人才,透過大規模投資與人才招募,力圖追趕 OpenAI 等領先實驗室。 - Scale AI 購併:Meta 以約 30 B 美元估值取得 49% 股份,顯示資金不再成障礙。

    推薦理由:Meta 重新聚焦 AI 資源與人才,讀者可洞悉巨頭如何調整策略以追趕領先實驗室。

9月1日週五
  1. Asianometry (Jon Y)68

    TSMC在臺灣啟用新研發晶圓廠

    TSMC 在臺灣啟用新研發晶圓廠,將成為其先進製程 N2、N1.4 的試驗與驗證基地。 - 研發投入:2022年投入約55億美元,佔營收7%。 - 產能轉化:試驗完成後將於2025年投產,並推動 N2 於新竹、臺中,N1.4 於桃園。

    推薦理由:TSMC以較低研發投入實現高產能轉化,業界可借鏡其自研與製程最佳化模式,並以自研技術領先,形成產業鏈高壁壘。

8月14日週一
7月20日週四
  1. Davis Summarizes Papers70

    arXiv 論文整理探討長步長梯度下降與高效 CPU 矩陣乘法

    Davis Blalock 整理多篇 arXiv 研究,涵蓋梯度下降、CPU 矩陣乘法、模型訓練與影片測試時適應等主題。 - 梯度下降:研究指出,重複使用不同步長的序列,即使其中個別步長過大,也可能比固定步長帶來更好的收斂保證。

    推薦理由:這份整理並列梯度下降步長、CPU 矩陣乘法與模型訓練等研究,呈現方法收益如何受實驗設定與硬體條件影響。